Pre-Informe 3

Cristóbal Zambrano 201773005-6

3.1

- a) Un HDL es un lenguaje de programación especializado que se utiliza para definir la estrucura, diseño y operación de circuitos electrónicos, y más comúnmente, de circuitos electrónicos digitales. Así los lenguajes de descripción de hardware hacen posible una descripción formal de un circuito electrónico. La mayor diferencia entre un HDL y un lenguaje de programacion es que el HDL y incluye explícitamente la noción del tiempo.
- b) -Wire: Representa conexiones estructurales entre componentes. No tienen capacidad de almacenamiento.
 - -Reg: Variables con capacidad de almacenar información
 - -Logic: SystemVerilog logic sirve para describir un tipo de dato genérico que posee los 4 estados (0,1,X,Z) al declarar una variable Verilog como wire que posee los 4 estados de por si, el logic estaría definido implícitamente.
- c) = Es un blocking statement, lo que significa que en un bloque always la línea de código será forzada a seguir una línea secuencial, es decir, que antes de ejecutarse esa línea se debe haber ejecutado la anterior.
 - <=es un non-blocking statement, lo que significa que en un bloque always, todas las líneas serán ejecutadas de forma paralela, por lo que no garantiza orden. Vale decir que es ejecutado en los cantos de subida del CLK.
 - -Assign es una asignación continua a un wire, fuera de los bloques always. Vale decir que el LHS ("Término de la izquierda") se actualiza cuando el RHS ("Término de la derecha") cambia.
- d) Reg, es el tipo de dato(registro) de la variable g, el cual tiene 16 bits, y tiene asignado un valor de 16 bits en hexdecimal, el cual equivale a 1010 0110 1011 0010
- e) Claramente podemos ver como las asignaciones dentro del bloque always influyen en el resultado ya que estas son quienes 'hacen el cambio', ya que por ejemplo, al primer canto de subida, tenemos que first = 1, por lo tanto second = 0, luego al bit número 1 de arr (esto debido a arr[first] con first valiendo 1), le asignamos el valor del del bit 0 del mismo arreglo, es decir nos queda 0111. Sobre el delay no puedo argumentar mucho ya que no lo vimos en clases.

3.2

Estados iniciales:

 $y_0 = 01110111$

 $x_0 = 00000000$

r = 000

 $n_0 = 01110111$

1ra subida CLK:

 $y_1 = 01110110$

 $x_1 = 00000000$

 $n_1 = 01100110$

2da subida CLK:

 $y_2 = 01110100$

 $x_2 = 000000000$

 $n_2 = 01110100$

3da subida CLK:

 $y_3 = 01110100$

 $x_3 = 000000000$

 $n_3 = 01110100$

4ta subida CLK:

 $y_4 = 01110100$

 $x_4 = 00010000$

 $n_4 = 10000100$

5ta subida CLK:

 $y_5 = 01100100$

 $x_5 = 00010000$

 $n_5 = 01110100$

6ta subida CLK:

 $y_6 = 01000100$

 $x_6 = 00010000$

 $n_6 = 01010100$

7ta subida CLK:

 $y_7 = 01000100$

 $x_7 = 00010000$

 $n_7 = 01010100$

8ta subida CLK:

 $y_8 = 11000100$

 $x_8 = 00010001$

 $n_8 = 11010101$

9ta subida CLK:

 $y_9 = 11000101$

 $x_9 = 00010011$

 $n_9 = 11011000$

10ma subida CLK:

 $y_{10} = 11000101$

 $x_{10} = 00010111$

 $n_{10} = 110111100$

3.3

```
input logic clk;
reg [4:0] count = 5'd0;
reg [4:0] count = 5'da;

reg [4:0]n1 = 5'd1;

reg [4:0]n2 = 5'd2;

reg [4:0]n3 = 5'd3;

reg [4:0]n4 = 5'd5;
reg [4:0] n4 = 5'd5;

reg [4:0] n5 = 5'd8;

reg [4:0] n6 = 5'd13;

reg [4:0] n7 = 5'd21;

reg [4:0] n8 = 5'd0;
  always@(posedge clk)
                                                      begin
                                                      count <= count +1;
                                                        if((((count+1) == n1)|((count+1)==n2)|((count+1)==n3)|((count+1)==n4)|((count+1)==n5)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((count+1)==n6)|((c
                                                                                                          begin
                                                                                                              \textbf{if} \big( ((\texttt{count+1}) == \texttt{n1}) \mid ((\texttt{count+1}) == \texttt{n2}) \mid ((\texttt{count+1}) == \texttt{n3}) \mid ((\texttt{count+1}) == \texttt{n4}) \mid ((\texttt{count+1}) == \texttt{n6}) \mid ((\texttt{count+1}) == \texttt{n6}) \mid ((\texttt{count+1}) == \texttt{n7}) \mid ((\texttt{count+1}) == \texttt{n8}) \big) \big) \big) 
                                                                                                                                                               begin
                                                                                                                                                               n = -n;
                                                                                                                                                                 end
                                                                                                             else begin
                                                                                                                                                               n=0;
                                                        end
  endmodule
```

Vale decir que en la última foto en la parte superior del wave está el CLK, en el medio el contador, y abajo el n que sube en lo números de fibonacci.