

Pre-Informe 2

Subtítulo

Felipe Vicencio
201603028-k

Pregunta 1

1. Bastaría con pedir n flip-flops J-K para hacer un contador asíncrono. Para poder hacer un contador síncrono, habría que pedir además $n - 2$ compuertas AND (o suficientes pastillas para tener dicha cantidad de compuertas AND).
2. Un clock es un componente que trabaja como reloj, es decir, entrega una señal que va alternando según un intervalo definido. En el caso de la Raspberry, un clock a integrarse podría ser el oscilador. Hay muchas formas de crear un oscilador digital (como el Schmitt trigger), o usando materiales piezoeléctricos como el clock integrado de la Raspberry.

Pregunta 2

1. Un Latch es un circuito lógico que guarda un estado. La diferencia entre un Latch y un Flip-Flop es que el Latch es asíncrono, y los output pueden cambiar apenas cambien los inputs (o con un delay muy pequeño), mientras que en Flip-Flop, los output cambian solo en los cantos de subida o bajada del clock (dependiendo de cada Flip-Flop).
2. Que cambie solo en los cantos de subida significa que el valor del Flip-Flop solo cambia mientras el clock esta cambiando de low a high, y no mientras este se encuentra estático. Que cambie solo en los cantos de bajada significa lo mismo, pero cuando está cambiando de high a low, y no de low a high.
3. En los circuitos asíncronos, las salidas pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una señal denominada reloj o clock.
4. Para ambos casos se pueden realizar las 3 compuertas pedidas, ya que tanto el NAND como el NOR son compuertas funcionalmente completas, es decir, se puede formar cualquier compuerta lógica solo usando alguna cantidad de dichas compuertas.

Pregunta 3

1. PRE y CLR (Preset y Clear respectivamente) son inputs asíncronos de un flip-flop, es decir, pueden setear y resetear el flip-flop sin importar el estado del CLK, a diferencia de los inputs síncronos. Cuando tienen una raya encima, se refiere a que son la negación, o en otras palabras, responden de manera opuesta a lo normal según su valor.
2. Los mapas de Karnaugh son diagramas utilizados para la simplificación de funciones algebraicas Booleanas. El diagrama se realiza usando el código gray en las columnas y filas, y luego rellenando con unos y ceros para cada casilla correspondiente a cada resultado. Finalmente se juntan los cubos máximos, los cuales son la simplificación de varias expresiones juntas.




Figure 1: Ejemplo mapa de Karnaugh

3. SN74HC74N: Vcc: pin 14




Figure 2: Diagrama SN74HC74N

GND: pin 7

Entradas: pines 1, 2, 3, 4, 10, 11, 12 y 13

Salidas: pines 5, 6, 8 y 9

Canto de cambio: positivo (subida)

CD4027BE: Vcc: pin 16




Figure 3: Diagrama CD4027BE

GND: pin 8

Entradas: pines 3, 4, 5, 6, 7, 9, 10, 11, 12 y 13

Salidas: pines 1, 2, 15 y 14

Canto de cambio: positivo (subida)

El set y el reset sirven para setear o resetear los valores de salida, sin importar el valor del clock. Si SET es 1, entonces su Q correspondiente será también 1. Si RESET es 1, entonces no-Q será 1. Si tanto SET como RESET son 1, entonces Q y no-Q serán 1.

Pregunta 4

1. Mapa de Karnaugh:




Figure 4: mapa de karaugh




Figure 5: circuito logico




Figure 6: fritzing

2.

3.




Figure 7: fritzing 2




Figure 8: fritzing 2